DIALOG(R) File 347: JAPIO

(c) 1999 JPO & JAPIO. All rts. reserv.

Image available 04074713 LIQUID CRYSTAL DISPLAY DEVICE

PUB. NO.:

05-066413 [JP 5066413 A]

PUBLISHED:

March 19, 1993 (19930319)

INVENTOR(s): INO MASUMITSU

APPLICANT(s): SONY CORP [000218] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

03-226206 [JP 91226206]

FILED:

September 05, 1991 (19910905)

INTL CLASS: [5] G02F-001/1345; G02F-001/136

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS - Optical Equipment)

JAPIO KEYWORD: ROO4 (PLASMA); RO11 (LIQUID CRYSTALS); R119 (CHEMISTRY --

Heat Resistant Resins)

JOURNAL:

Section: P. Section No. 1576, Vol. 17, No. 387, Pg. 138, July

20, 1993 (19930720)

ABSTRACT

PURPOSE: To obtain a liquid crystal display device in which a protective layer for a transistor is easily formed and which has stab transistor characteristic without using the SiN based protective layer.

CONSTITUTION: This device is provided with an active matrix substrate 1 where a liquid crystal display part consisting of a matrix-state picture element electrode and a thin film transistor part for driving the picture element electrode, a horizontal (scanning line) driving circuit 4 which is connected to the liquid crystal display part, and a vertical (signal line) driving circuit 5 which is connected to the liquid crystal display part are formed; an upper substrate 2 which is overall opposed to the active matrix substrate; and a liquid crystal layer interposed and held between the active matrix substrate 1 and the upper substrate 2. Then, the liquid crystal display part is protected by a silicon oxide based insulating film and the liquid crystal layer.

E. L. CO. , LTD. 2F NO1

DIALOG(R) File 345: Inpadoc/Fam. & Legal Stat

(c) 1999 European Patent Office. All rts. reserv.

11088608

Basic Patent (No. Kind, Date): JP 5066413 A2 930319 (No. of Patents: 001)

LIQUID CRYSTAL DISPLAY DEVICE (English)

Palent Assignee: SONY CORP

Author (Inventor): INO MASUMITSU IPC: *G02F-001/1345; G02F-001/136 JAPIO Reference No: 170387P000138

Language of Document: Japanese

Patent Family:

Applic No Kind Date Patent No Kind Date

JP 91226206 A 910905 (BASIC) JP 5066413 A2 930319

Priority Data (No, Kind, Date): JP 91226206 A 910905

FROM S. E. L. CO. , LTD. 2F NO1 ...

多到的

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出職公開 号

特開平5-66413

(43)公開日 平成5年(1993)3月19日

					技術表示箇所
(51) Int.Cl.* G 0 2 F		識別記号	一个内茎理番号	Fl	位州 农不通 0
	1/1345 1/136		9018-2K	1	
		500	9018 - 2K	1	
	•				

審査請求 未請求 請求項の数1(全 7 頁)

(21)出職番号

特顧平3-226206

(22)出願日

平成3年(1991)9月5日

(71)出颖人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 猪野 益充

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(74)代理人 井理士 山口 邦夫 (外1名)

(54) 【発明の名称】 液晶表示装置

(57)【要約】

【目的】トランジスタの保護層の形成が容易で、しかも SIN系の保護層を使用することなく安定したトランジ スタ特性を有する液晶表示装置を提供する。

【構成】マトリケス状の面素電短1.3とこの面素電極を 駆動する薄膜トランジスタ部とからなる液晶表示部と、 この液晶表示部に接続された走査線駆動回路4と、前記 液晶表示部に接続された信号領駆動回路 5 とが形成され たアクティブマトリクス基板1と、このアクティブマト リクス基板に全面的に対向する上部基板2と、前記アク ティブマトリクス基板1と上部基板2との間に挟持され た液晶層とを備え、前記液晶表示部が酸化シリコン系絶 縁膜と前記波晶層とで保護されている。

一要控例模式與视图

4:水平(走安煌)驾驶回路 2:上部基根 法を経営人) 1:77547711973基本 (TFT回語形成) (PSG-在程度使用)

特殊平5-66413

【特許請求の顧明】

FROM S. E. L. CO., LTD. 2F NO1

・【請求項1】 マトリクス状に配列された画業電極と、 この國素電極を駆動する薄膜トランジスタとからなる液 **晶表示部と、この液晶表示部に接続された走査練駆動回** 路と、前記液晶表示芸量に接続された信号練駆動回路と が形成されたアクティブマトリクス基板と このアッテ ィブマトリクス基板に全面的に対向する上部基板と、前 記アクティブマトリクス基板と上部基板との間に挟持さ れた液晶層とを備え、前記液晶表示部が酸化シリコン系 絶縁膜と前記液晶層とで保護されていることを特徴とす 10 る液晶表示装置。

1

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、液晶表示装置に係り、 特に薄膜トランジスタで構成された駆動回路を液晶セル 内に内蔵した液晶表示装置に関するものである。

[0002]

【従来の技術】従来の液晶表示装置は、図21に示すよ うに、液晶セル部の外側に薄膜トランジスタ(TFT) を形成した水平 (走査線) 駆動回路 (Horizonial - Dr 20 iver) 4および垂直 (信号線) 駆動回路 (Vertical-Driver) 5の各駆動回路を設けていた。すなわち、液 晶セル部のみが上部基板14、下部基板15およびその 上部、下部基板によって挟持され、スペーサ16により 封入されたた液晶層 (図示せず) が全面的に対向するよ うに構成されていた。

【0003】このように、TFTを形成した駆動回路を 液晶セル部の外側に設けた状態では、駆動回路への水 分、ナトリウム等の可動イオンの進入を防止するための SIN系からなる保護層を駆動回路に使用しているTF 30 T部に使用する必要があった。

【0004】一方、液晶セル内では、配向剤としてポリ イミド (PI) 系を使用しているため、二酸化シリコン (SIO1)系のTFTトランジスタ保護絶縁膜を画素 部に使用しなければならなかった。

[0005]

【発明が解決しようとする課題】液晶セル内で上記S! Oz系の代わりにSIN系の絶縁膜をトランジスタの保 護用として使用すると、ポリイミドの密着性、配向膜の 均一性が損なわれる。その結果、液晶の配向性が損なわ 40 ブマトリクス基板 1 上に水平 (走査線) 駆動回路 4 と垂 れる。しかも、SIN系の保護圏をトランジスタ上部に 使用すると、SIN内に残留している寝応力がトランジ スタの特性、例えばVTHをシフトさせる。

【0006】また、待公平2-61032号公報には液 品セル内に各駆動回路を内蔵した液晶表示袋置が開示さ れているものの、この液晶表示装置にはトランジスタ保 護用のパッシペーション膜材質の規定はなく、上記の間 題を依然として残していた。

【0007】本発明はトランジスタ保護層の形成が容易 で、しかもS 1 N 来 の保護層を使用することなく、安定 50 $\{0\ 0\ 1\ 4\}$ まず、2 (a) に示すように、駆動回路

したトランジスタ特性を有する液晶表示装置を提供する ことを目的とする。

[0008]

【課題を解決するための手段】上記課題は、本発明によ れば、マトリクス状に配列された國素電極と、この國籍 電撞を駆動する薄膜トランジスタとからなる液晶表示部 と、この液晶表示部に接続された走査複駁動回路と、前 記液晶表示装置に接続された信号線駆動回路とが形成さ れたアクティブマトリクス基板と、このアクティブマト リクス基板に全面的に対向する上部基板と、前記アクテ ィプマトリクス基板と上部基板との間に挟持された液晶 層とを備え、前記液晶表示部が酸化シリコン系絶線膜と 前記液晶層とで保護されていることを特徴とする液晶表 示装置によって解決される。

100091

【作用】本発明によれば、画素電極13と薄膜トランジ スタとからなる液晶表示部、走査練駆動回路4および信 号線駆動回路 5 がアクティブマトリクス基板上に形成さ れ、そのアクティブマトリクス基板に全面的に対向する ように上部基板 2 が形成され、しかも上記液晶表示部が 酸化シリコン系絶縁膜と液晶層とで保護されているため にトランジスタの保護層の形成工程が簡略化される。し かも、SIN系の保護層を使用しないためSIN膜内に 残留する膜応力に起因したトランジスタ特性、例えばV TH等の劣化を生じない。

【0010】本発明では、酸化シリコン系絶縁階として PSG(リン珪酸ガラス)、BSG(ホウ珪酸ガラス) 等が好ましく用いられる。もちろん、SiO。(二酸化 シリコン) でもよい。

[0011]

【実施例】以下、本発明の実施例を図面に基づいて詳細 に説明する.

【0012】図1は、本発明による液晶表示装置の一実 施例を示す模式斜視図である。図1に示すように、本発 明による液晶表示装置は、薄膜トランジスタが能動スイ ッテング素子として形成された下部基板としてのアクテ ィブマトリクス基板1と、このアクティブマトリクス基 板1に対向する上部基板2と、それらの基板1,2に挟 持されスペーサ3で封入された液晶層を有し、アクティ 直(信号線)駆動回路5がそれぞれ液晶セルに内蔵され る形態で設けられている。さらに、本液晶表示装置は、 以下図2により詳しく示されているように、トランジス タ保護用の絶縁膜 (パッシペーション膜) としてPSG 1 等の酸化シリコン系の絶縁膜が使用される。また、液晶 層そのものもトランジスタ保護に寄与している。

【0013】図2(a) および(b) は図1に示した本 発明の液晶表示装置のそれぞれ駆動回路部の部分断面図 および画素スイッテ部分断面図を示す。

で構成されている。

部では特にCMOS部が示されており、ゲート絶縁度 7、多結晶シリコン (poly-Si) ゲート8、アルミニウム (Al) 電機9、PSG保護局10a、10 b、PSG層間絶縁膜10c及びポリイミド配向膜11

3 .

【0015】次に、図2(b)に示された画素スイッチは、画素部、薄膜トランジスタ(TFT)部、ストレージキャパシタ(Cs)部から構成されている。図2(b)において図2(a)で示した符号と同一符号は同一の要素を示す。

【0016】図2(b)中13は、ITO(インジウム 調酸化物)からなる図素電極であり、ドレイン領域と接 続されている。図2(a)及び(b)に示されているように、本発明の液晶表示装置の駆動回路のトランジスタ 上方は、酸化シリコン系のPSG膜で保護され、しかも 液晶層そのものも水分、可動イオンの抑止機能を有し、 保護層として作用する。

【0017】図3は、駆動回路を液晶セルの外部に配設し、保護層をSINとした従来装置と、本発明実施例の駆動回路の信頼性の評価結果を示す。

【0018】駆動回路の信頼性は、高温動作試験により 判断した。高温動作試験は85℃の温度で定格の10% 増の駆動電圧により評価した。図から明らかなように、 従来例とほぼ同じ信頼性を有することがわかる。

【0019】以下、本発明による液晶表示装置のプロセスフローを図4~図20を用いて説明する。

【0020】まず、図4に示すように、石英基板20上に減圧CVD法により膜厚80nmの第1ポリシリコン(poly-Si)層21を形成し、シリコンイオン(Si) 注入後、620℃の温度で固相成長アニール 30を行った。上記のSi*の注入の条件は、30KeV、1×10¹⁵/cm¹の2回で行った。

【0021】次に、図5に示すように、リソグラフィー 技術によりエッチングし、第1poly-Si層領域2 1a、21bを形成した。

【0022】次に、図6に示すように、熱酸化法により 膜厚60nmのS1O:ゲート絶縁膜22を形成した。

【0023】次に、図7に示すように、レジスト23をマスクとしてCs (ストレージキャパシタ) 部の第1p #0 oly-Si層領域21aに砒素イオン (As*) を3 0 Ke V、5×10 い/cm*の条件でイオン注入した。

【0024】次に、図8に示すように、減圧CVD法によりSiN膜を30mm膜厚に形成し、一部エッチング後、SiO:ゲート絶縁膜22上にSINゲート絶縁膜24を形成した。

【0025】次に、図9に示すように、減圧CVD法に O:NO3=3 より、第2ポリシリコン (poly=Si) 層25を厚 りITO原3-さ350nmに形成し、その後PSGによる第2pol 50 aを形成した。

y-51層25の低抵抗化を図った。

【0026】次に、図10に示すように、プラズマエッチによりパターニングし、S1Nゲート絶縁譲24上に第2poly-S1層領域25a、25bを形成する。エッチングガスとしてCF...Osを用() CF./Os=95/5とした。

【0027】次に、図11に示すように、TFTのSiNゲート絶縁膜24を一部エッチング除去し、Asを100KeV、1×100/cm²の条件で全面にイオン注入し、更にNチャネルを作るべくトランジスタ側にAsを140KeV、2×100/cm²の条件でイオン注入した。

【0028】次に、図12に示すように、レジスト27を強布後、Pチャネルを作るべくポロンイオン(B⁻)」を30Ke V、2×10¹³/cm²の条件でイオン注入した。

【0029】次に図13に示すように、レジスト27を除去した後、減圧CVD法により500nmの痕厚のPSG及び100nmの痕厚のSiO:層間絶縁度28を20形成した。

【0030】次に、図14に示すようにSiO:層間絶 緑腐28とSiO:ゲート絶縁膜22をHF/NH:Fを エッチャントとしたウェットニッチにより、ソースまた はドレインの引出電極用の第1コンタクトホール29を 形成した。

【0031】次に、全面にA1/Si 順をスパッタ法により順厚600nmに形成した後、図15に示すように、 H_1PO 、 $/H_2O=2/10$ のエッチャントを用いてウェットエッチングを行い、A1/Si 順をパターニングし、A1/Si 電極30を形成した。

【0032】次に、図16に示すように、減圧CVD法によりPSGパッシペーション模3iを領庫400 nmに形成し、次にPCVD法を用いてSiNからなるSiNパッシペーション模32を形成した。その後、水素(H_z)のAr希釈の遺元性雰囲気中で約400℃、30分間水素アニール処理を行った。

【0033】次に、図17に示すように、S1Nパッシペーション限32の全体をCF4/O1=95/5のエッチングガスによりプラズマエッチングした後、HF/NH1Fをエッチャントとしたウェットエッチにより第1ポリシリコン層領域21aに届くソースあるいはドレインの引出電圏用の第2コンタクトホール33を形成した

【0034】次に、図18に示すように、スパッタ法により、40·0℃の温度でITO(インジウム鋼酸化物) 膜34を全面に被替形成した。

【0035】次に、図19に示すように、HCI:H: O:NO:=300:300:50のエッチャントによりITO原34をパターニングし、ITO画素電極34 aを形成した。 (4)

特開平5-66413

【0036】次に、図20に示すように、舞出面上、す なわちPSGパッシペーション膜31とITO菌素電視 3 4 a の表面上に液晶配向用のポリイミド (PI) 膜 3 5を形成し、アクティブマトリクス基板を得た。図20 の後は上部基板と本製造プロセスで形成したアクティブ マトリクス基板との間に液晶層を挟持して液晶差示装置 が得られた。

[0037]

【発明の効果】以上、説明したように、本発明によれ ば、トランジスタの保護層の形成工程が簡略化でき、し 10 5 垂直(信号棟)駆動回路 かもSIN系の保護層を使用する必要がないため、SI N膜の腹応力に起因したトランジスタ特性の劣化が生じ ない。また、SIO:系(PSG等)の絶縁膜を使用す ることにより、液晶セル形成時、充分な接着強度をもっ て有機性接着剤を使用することができる。

【図面の簡単な説明】

【図1】本発明による液晶表示装置の一実施例を示す模 式斜視図である。

【図2】図1に示した本発明の液晶表示装置の駆動回路 部及び面素スイッチの部分断面図である。

【図3】従来装置と本発明実施例の駆動回路の信頼性の 評価結果を示す図である。

- 【図4】実施例の製造プロセスフロー図である。
- 【図5】実施例の製造プロセスフロー図である。
- 【図6】実施例の製造プロセスフロー図である。
- 【図7】実施例の製造プロセスフロー図である。
- 【図8】実施例の製造プロセスフロー図である。
- 【図9】実施例の製造プロセスフロー図である。
- 【図10】実施例の製造プロセスフロー図である。
- 【図11】実施例の製造プロセスフロー図である。
- 【図12】実施例の製造プロセスフロー図である。
- 【図13】実施例の製造プロセスフロー図である。
- 【図14】実施例の製造プロセスフロー図である。
- 【図15】実施例の製造プロセスフロー図である。 【図16】実施例の製造プロセスフロー図である。
- 【図17】実施例の製造プロセスフロー図である。
- 【図18】実施例の製造プロセスフロー図である。

- 【図19】実施例の製造プロセスフロー図である。
- 【図20】実施例の製造プロセスフロー図である。
- 【図21】従来の液晶表示装置の一例を示す模式斜模図 である.

【符号の説明】

- 1 アクティブマトリクス基板
- 2 上部基板
- 3 スペーサ
- 4 水平(走査線)駆動回路
- 7 ゲート絶縁膜
- 8 多結晶シリコン(poly-Si)ゲート
- 9 A1電板
- 10a, 10b PSG保護膜
- 10c PSC層間絶縁隙
- 11 ポリイミド配向膜
- 13 [TO國素電極
- 1.4 上部基板
- 15 下部基板
- 20 16 スペーサ
 - 20 石英基板
 - 21 第1ポリシリコン (poly-Si) 暦
 - 22 SiO:ゲート絶縁膜
 - 23 レジスト
 - 24 SiNゲート絶縁膜
 - 25 第2poly-Si層
 - 27 レジスト
 - 28 SIO:層間絶綠膜
 - 29 第1コンタクトホール
- 30 30 A1/S1電極
 - 31 PSGパッシペーション膜
 - 32 SINパッシペーション膜
 - 33 第2コンタクトホール
 - 34 110膜
 - 34a ITO面素電腦
 - 35 ポリイミド (PI) 膜

[図1]

- 专抱例提出册积图

C: 音音(依号值) 紅動原築 ム火斗(学事件) 無効 閉路 2:上部基据 GRAENA) アクラップマンノクス基準 (PSG·依望局使用) (TFT風路形成)

[图4]

製造プロセスフロー図


21:第1Pollv-Si滑 26: 名英基伍

特開平5-66413

(5)


【図2】

变成例部分联致岛




(b) 國義24v于 IS:[TD函数電腦

【図5】




[図6]



[図3]


本発明と従来法の駆動回路の信頼性(故障発生率)




(6)

特開平5-66413


[图7]




【図·9 】




(図11]




[図13]




[图15]




【图8】



(B10)



(**2**12)



[図14]






图16]




(7)

特開平5-66413

【図17】




[图18]




[图19]










[图21]

促果粥 斜视图



Japanese Laid-open Patent

Laid-open Number:

Hei 5-66413

Laid-open Date:

March 19, 1993

Application Number:

Hei 3-226206

Filing Date:

September 5, 1991

Applicant:

Sony Corporation

[Title of the Invention]

LIQUID CRYSTAL DISPLAY DEVICE

[Abstract]

[Object] To provide a liquid crystal display device in which a protective layer for transistors is easily formed and which has stable transistor characteristics without using an SiN based protective layer.

[Structure] The device comprises an active matrix substrate 1, with a liquid crystal display portion consisting of matrix-like pixel electrodes 13 and a thin film transistor portion for driving the pixel electrodes, a scanning line driving circuit 4 connected to the liquid crystal display portion, and a signal line driving circuit 5 connected to the liquid crystal display portion, all formed thereon, an upper substrate 2 entirely opposed to the active matrix substrate, and a liquid crystal layer sandwiched between the active matrix substrate 1 and the upper substrate 2, the liquid crystal display portion being protected by a silicon oxide based insulating film and the liquid crystal layer.

TC 2000 TAIL ROOM

[Scope of Claim for a Patent]

[Claim 1] A liquid crystal display device comprising:

an active matrix substrate, with a liquid crystal display portion consisting of pixel electrodes disposed so as to be matrix-like and a thin film transistor portion for driving said pixel electrodes, a scanning line driving circuit connected to said liquid crystal display portion, and a signal line driving circuit connected to said liquid crystal display portion, all formed thereon;

an upper substrate entirely opposed to said active matrix substrate; and

a liquid crystal layer sandwiched between said active matrix substrate and said upper substrate,

characterized in that said liquid crystal display portion is protected by a silicon oxide based insulating film and said liquid crystal layer.

[Detailed Description of the Invention]

[0001]

[Field of Industrial Application]

The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device with driving circuits formed of thin film transistors being built in a liquid crystal cell.

[0002]

[Prior Art]

In a conventional liquid crystal display device, as shown in Fig. 21, a horizontal (scanning line) driving circuit (Horizontal-Driver) 4 and a vertical (signal line) driving circuit (Vertical-Driver) 5 with thin film transistors (TFTs) formed thereon are provided outside a liquid crystal cell portion. More particularly, an upper substrate 14, a lower substrate 15, and a liquid crystal layer (not shown) sandwiched between the upper and lower substrates and encapsulated with a spacer 16 are constructed so as to be entirely opposed to each other only at the liquid crystal cell portion.

[0003]

In this way, in a state where the driving circuits with TFTs formed thereon are provided outside the liquid crystal cell portion, it is necessary to use at the TFT portion used as the driving circuits an SiN based protective layer for preventing moisture and movable ions such as sodium from coming into the driving circuits.

[0004]

On the other hand, in the liquid crystal cell, since a polyimide (PI) based orienting agent is used, a silicon dioxide (SiO_2) based protective insulating film for the TFTs has to be used at the pixel portion.

[0005]

[Problems to be solved by the Invention]

When an SiN based insulating film is used instead of the above-mentioned SiO_2 based one as the protective layer for the transistors in the liquid crystal cell, the adhesion and orienting

film evenness of polyimide are impaired, resulting in impaired orientation of the liquid crystal. Further, when an SiN based protective layer is used in the upper portion of the transistors, the membrane stress remaining in the SiN shifts the characteristics, for example, V_{TH} , of the transistors.

[0006]

Though Japanese Patent Publication No. Hei 2-61032 discloses a liquid crystal display device with respective driving circuits built in a liquid crystal cell, the liquid crystal display device has no definition with regard to the material of a passivation film for protecting the transistors, still leaving the abovementioned problem unsolved.

[0007]

An object of the present invention is to provide a liquid crystal display device in which a protective layer for transistors is easily formed and which has stable transistor characteristics without using an SiN based protective layer.

[8000]

[Means for solving the Problems]

According to the present invention, the above-mentioned problems are solved by a liquid crystal display device comprising an active matrix substrate, with a liquid crystal display portion consisting of pixel electrodes disposed so as to be matrix-like and a thin film transistor portion for driving the pixel electrodes, a scanning line driving circuit connected to the liquid crystal display portion, and a signal line driving circuit connected to

the liquid crystal display portion, all formed thereon, an upper substrate entirely opposed to the active matrix substrate, and a liquid crystal layer sandwiched between the active matrix substrate and the upper substrate,

characterized in that the liquid crystal display portion is protected by a silicon oxide based insulating film and the liquid crystal layer.

[0009]

[Operation]

According to the present invention, a liquid crystal display portion consisting of pixel electrodes 13 and thin film transistors, a scanning line driving circuit 4, and a signal line driving circuit 5 are formed on an active matrix substrate. An upper substrate 2 is formed so as to be entirely opposed to the active matrix substrate, and further, the liquid crystal display portion is protected by a silicon oxide based insulating film and a liquid crystal layer, and thus, the process of forming a protective layer for the transistors is simplified. Further, since an SiN based protective layer is not used, deterioration of the characteristics, for example, V_{TH} , of the transistors due to the membrane stress remaining in an SiN film is not caused.

[0010]

According to the present invention, PSG (phosphosilicate glass), BSG (borosilicate glass), or the like is preferably used as the silicon oxide based insulating film. Of course, SiO_2 (silicon dioxide) may be used.

[0011]

[Embodiment]

An embodiment of the present invention is described in detail in the following based on the drawings.

[0012]

Fig. 1 is a schematic perspective view illustrating an embodiment of a liquid crystal display device according to the present invention. As shown in Fig. 1, a liquid crystal display device according to the present invention has an active matrix substrate 1 as a lower substrate with thin film transistors formed thereon as active switching devices, an upper substrate 2 opposed to the active matrix substrate 1, and a liquid crystal layer sandwiched between the substrates 1 and 2 and encapsulated with a spacer 3. A horizontal (scanning line) driving circuit 4 and a vertical (signal line) driving circuit 5 are provided on the active matrix substrate 1 in a built-in form within a liquid crystal cell, respectively. Further, in the present liquid crystal display device, as illustrated in further detail in Fig. 2, a silicon oxide based insulating film such as PSG is used as an insulating film (passivation film) for protecting the transistors. Further, the liquid crystal layer itself contributes to the protection of the transistors.

[0013]

Figs. 2(a) and (b) are a partial sectional view of the driving circuit portion and a partial sectional view of the pixel switch portion, respectively, of the liquid crystal display device of the present invention illustrated in Fig. 1.

[0014]

First, as illustrated in Fig. 2(a), a CMOS portion in the driving circuit portion is particularly illustrated. The CMOS portion is formed of a gate insulating film 7, a polycrystalline silicon (poly-Si) gate 8, an aluminum (Al) electrode 9, PSG protective layers 10a and 10b, a PSG interlayer insulating film 10c, and a polyimide orienting film 11.

[0015]

Next, the pixel switch illustrated in Fig. 2(b) is formed of a pixel portion, a thin film transistor (TFT) portion, and a storage capacitor (Cs) portion. Symbols in Fig. 2(b) which are identical to those in Fig. 2(a) denote identical elements.

[0016]

13 in Fig. 2(b) denotes a pixel electrode formed of ITO (indium tin oxide), which is connected with a drain region. As illustrated in Figs. 2(a) and (b), the upper portion of the transistors of the driving circuits of the liquid crystal display device of the present invention is protected by the silicon oxide based PSG film, and in addition, the liquid crystal layer itself also has a function of suppressing moisture and movable ions, and thus, acts as a protective layer.

[0017]

Fig. 3 illustrates the result of reliability estimate of a conventional device with driving circuits disposed outside a liquid crystal cell and with SiN as the protective layer, and of the driving circuit as an embodiment of the present invention. [0018]

The reliability of the driving circuits was decided in a high temperature operation test. In the high temperature operation test, estimate was made with the temperature of 85°C and with the driving voltage which is higher than the rated voltage by 10%. As is clear from the figure, the reliability of the driving circuit is substantially similar to that of the conventional device.

A process flow of a liquid crystal display device according to the present invention is described in the following using Figs. 4 - 20.

[0020]

[0019]

First, as illustrated in Fig. 4, a first polysilicon (poly-Si) layer 21 with a film thickness of 80 nm was formed on a quartz substrate 20 by low pressure CVD. After silicon ions (Si⁺) were implanted, solid phase growth annealing was carried out at the temperature of 620° C. The condition of the above-mentioned Si⁺ implantation was in two stages: first at 30 KeV and 1 \times 10¹⁵/cm²; and then, at 50 KeV and 1 \times 10¹⁵/cm².

[0021]

Next, as illustrated in Fig. 5, etching was carried out using lithography to form first poly-Si layer regions 21a and 21b.
[0022]

Then, as illustrated in Fig. 6, an SiO₂ gate insulating film

22 with a film thickness of 50 nm was formed by thermal oxidation.
[0023]

Next, as illustrated in Fig. 7, arsenic ions (As^+) with the condition of 30 KeV and 5 \times 10¹⁴/cm² were implanted into the first poly-Si layer region 21a of the Cs (storage capacitor) portion with resist 23 being as the mask.

[0024]

Then, as illustrated in Fig. 8, an SiN film was formed with a film thickness of 30 nm by low pressure CVD, and after partial etching, an SiN gate insulating film 24 was formed on the SiO_2 gate insulating film 22.

[0025]

Next, as illustrated in Fig. 9, a second polysilicon (poly-Si) layer 25 was formed at the thickness of 350 nm by low pressure CVD, and after that, an attempt was made by PSG to lower the resistance of the second poly-Si layer 25.

[0026]

Then, as illustrated in Fig. 10, patterning was carried out by plasma etching to form second poly-Si layer regions 25a and 25b on the SiN gate insulating film 24. CF_4 and O_2 were used as the etching gas with the ratio CF_4 / O_2 = 95/5.

[0027]

After that, as illustrated in Fig. 11, the TFT SiN gate insulating film 24 was partially etched and removed, ${\rm As}^+$ ions were implanted all over with the condition of 100 KeV and 1 \times 10¹³/cm²,

and then, for the purpose of forming an N channel, As^+ ions were implanted on the side of the transistor with the condition of 140 KeV and 2 \times 10¹⁵/cm².

[0028]

Next, as illustrated in Fig. 12, after resist 27 was applied, for the purpose of forming a P channel, boron ions (B^+) were implanted with the condition of 30 KeV and 2 \times 10¹⁵/cm².

[0029]

Then, as illustrated in Fig. 13, after the resist 27 was removed, PSG with a film thickness of 500 nm and an SiO_2 interlayer insulating film 28 with a film thickness of 100 nm were formed by low pressure CVD.

[0030]

Next, as illustrated in Fig. 14, by wet etching the SiO_2 interlayer insulating film 28 and the SiO_2 gate insulating film 22 with HF/NH₄F being as the etchant, a first contact hole 29 for a leading electrode of a source or a drain was formed.

[0031]

Then, after an Al/Si film with a film thickness of 600 nm was formed all over the surface by sputtering, as illustrated in Fig. 15, wet etching was carried out using $\rm H_3PO_4$ / $\rm H_2O$ = 2/10 as the etchant and the Al/Si film was patterned to form an Al/Si electrode 30.

[0032]

Next, as illustrated in Fig. 16, a PSG passivation film 31

was formed with a film thickness of 400 nm by low pressure CVD, and then, an SiN passivation film 32 of SiN was formed by PCVD. After that, hydrogen annealing treatment was carried out at about 400°C for 30 minutes in a reducing atmosphere formed by diluting hydrogen (H₂) with Ar.

[0033]

Then, as illustrated in Fig. 17, plasma etching was carried out with respect to the whole of the SiN passivation film 32 using CF_4 / O_2 = 95/5 as the etching gas, and after that, wet etching was carried out with HF NH_4F as the etchant to form a second contact hole 33 for a leading electrode of the source or the drain reaching the first polysilicon layer region 21a.

[0034]

[0035]

Then, as illustrated in Fig. 19, the ITO film 34 was patterned using HCL: $H_2O:NO_3=300:300:50$ as the etchant to form an ITO pixel electrode 34a.

[0036]

Next, as illustrated in Fig. 20, a polyimide (PI) film 35 for orienting liquid crystal was formed on the exposed surface, that is, on the surface of the PSG passivation film 31 and of the ITO pixel electrode 34a to obtain an active matrix substrate. After Fig. 20, a liquid crystal layer was sandwiched between an upper

substrate and the active matrix substrate formed according to this manufacturing process to obtain a liquid crystal display device.

[0037]

[Effect of the Invention]

As described in the above, according to the present invention, since the process of forming a protective layer for transistors is simplified, and it is not necessary to use an SiN based protective layer, deterioration of the transistor characteristics due to membrane stress in an SiN film is not caused. Further, since an SiO₂ based (such as PSG) insulating film is used, organic adhesive can be used with sufficient adhesive strength when a liquid crystal cell is formed.

[Brief Description of the Drawings]

[Fig. 1]

A schematic perspective view illustrating an embodiment of a liquid crystal display device according to the present invention.

[Fig. 2]

Partial sectional views of the driving circuit portion and of the pixel switch of the liquid crystal display device of the present invention illustrated in Fig. 1.

[Fig. 3]

An illustration of the result of reliability estimate of a conventional device and of the driving circuit as an embodiment of the present invention.

[Fig. 4]

A manufacturing process flow chart of the embodiment.

[Fig. 5]

A manufacturing process flow chart of the embodiment.

[Fig. 6]

A manufacturing process flow chart of the embodiment.

[Fig. 7]

A manufacturing process flow chart of the embodiment.

[Fig. 8]

A manufacturing process flow chart of the embodiment.

[Fig. 9]

A manufacturing process flow chart of the embodiment. [Fig. 10]

A manufacturing process flow chart of the embodiment. [Fig. 11]

A manufacturing process flow chart of the embodiment.
[Fig. 12]

A manufacturing process flow chart of the embodiment.
[Fig. 13]

A manufacturing process flow chart of the embodiment.
[Fig. 14]

A manufacturing process flow chart of the embodiment.
[Fig. 15]

A manufacturing process flow chart of the embodiment.

[Fig. 16]

A manufacturing process flow chart of the embodiment.

[Fig. 17]

A manufacturing process flow chart of the embodiment.

[Fig. 18]

A manufacturing process flow chart of the embodiment.

[Fig. 19]

A manufacturing process flow chart of the embodiment.

[Fig. 20]

A manufacturing process flow chart of the embodiment.

[Fig. 21]

A schematic perspective view illustrating an example of a conventional liquid crystal display device.

[Description of Reference Symbols]

1 ... active matrix substrate

2 ... upper substrate

3 ... spacer

4 ... horizontal (scanning line) driving circuit

5 ... vertical (signal line) driving circuit

7 ... gate insulating film

8 ... polycrystalline silicon (poly-Si) gate

9 ... Al electrode

10a, 10b ... PSG protective film

- 10c ... PSG interlayer insulating film
- 11 ... polyimide orienting film
- 13 ... ITO pixel electrode
- 14 ... upper substrate
- 15 ... lower substrate
- 16 ... spacer
- 20 ... quartz substrate
- 21 ... first polysilicon (poly-Si) layer
- $22 \ldots SiO_2$ gate insulating film
- 23 ... resist
- 24 ... SiN gate insulating film
- 25 ... second poly-Si layer
- 27 ... resist
- 28 ... SiO_2 interlayer insulating film
- 29 ... first contact hole
- 30 ... Al/Si electrode
- 31 ... PSG passivation film
- 32 ... SiN passivation film
- 33 ... second contact hole
- 34 ... ITO film
- 34a ... ITO pixel electrode
- 35 ... polyimide (PI) film

図面訳

F	i	a	1

		SCHEMATIC PERSPECTIVE VIEW OF EMBODIMENT
	1	ACTIVE MATRIX SUBSTRATE (WITH TFT CIRCUIT FORMED
		THEREON)
	2	UPPER SUBSTRATE
	3	SPACER (ENCAPSULATING LIQUID CRYSTAL LAYER)
	4	HORIZONTAL (SCANNING LINE) DRIVING CIRCUIT
	5	VERTICAL (SIGNAL LINE) DRIVING CIRCUIT
		PSG PROTECTIVE FILM IS USED
		LIQUID CRYSTAL CELL PORTION
Fig.	. 2	
		PARTIAL SECTIONAL VIEW OF EMBODIMENT
(a)	DRIVING CI	RCUIT PORTION
	7a	GATE INSULATING FILM (SiN)
	7b	GATE INSULATING FILM (SiO ₂)

POLYCRYSTALLINE SILICON (POLY-Si) GATE

Al ELECTRODE

PSG PROTECTIVE LAYER 10a

PSG PROTECTIVE LAYER 10b

10c PSG INTERLAYER INSULATING FILM

11 POLYIMIDE ORIENTING FILM

(b) pixel switch

13 ITO PIXEL ELECTRODE

SOURCE

DRAIN

PIXEL PORTION

THIN FILM TRANSISTOR (TFT PORTION)

Cs PORTION

Fig. 3

RELIABILITY OF DRIVING CIRCUIT OF PRESENT

INVENTION AND CONVENTIONAL DEVICE (FAILURE RATE)

HIGH TEMPERATURE OPERATION TEST AT 85℃

FAILURE RATE

TIME

UNIT: KILO

CONVENTIONAL DEVICE

PRESENT INVENTION

Fig. 4

MANUFACTURING PROCESS FLOW CHART

20 QUARTZ SUBSTRATE

21 FIRST POLY-Si LAYER

Fig. 5

21a FIRST POLY-Si LAYER REGION

Fig. 6

22 SiO₂ GATE INSULATING FILM

Fig. 7 23 RESIST Fig. 8 20 QUARTZ SUBSTRATE 21a FIRST POLY-Si LAYER REGION 22 SiO₂ GATE INSULATING FILM 24 Sin GATE INSULATING FILM Fig. 9 25 SECOND POLY-Si LAYER Fig. 10 25a SECOND POLY-Si LAYER REGION Fig. 12 20 QUARTZ SUBSTRATE 21a FIRST POLY-Si LAYER REGION 22 SiO₂ GATE INSULATING FILM 24 Sin GATE INSULATING FILM 25a SECOND POLY-Si LAYER REGION 27 RESIST Fig. 13 28 INTERLAYER INSULATING FILM Fig. 14

29 FIRST CONTACT HOLE

Fig. 15

18

		30	Al/Si ELECTRODE
Fig.	16		
		31	PSG PASSIVATION FILM
		32	SIN PASSIVATION FILM
Fig.	17		
		33	SECOND CONTACT HOLE
Fig.	18		
		34	ITO FILM
Fig.	19		
		20	QUARTZ SUBSTRATE
		21a	FIRST POLY-Si LAYER REGION
		22	SiO ₂ GATE INSULATING FILM
		24	SIN GATE INSULATING FILM
		25a	SECOND POLY-SI LAYER REGION
		28	INTERLAYER INSULATING FILM
		30	Al/Si ELECTRODE
		31	PSG PASSIVATION FILM
		34a	ITO PIXEL ELECTRODE
Fig.	20		
		35	POLYIMIDE (PI) FILM
Fig.	21		
			PERSPECTIVE VIEW OF CONVENTIONAL DEVICE
		4	HODIZONTAL (SCANNING LINE) DRIVING CIRCUIT (WIT

	SIN FROIECTIVE FIRM
5	VERTICAL (SIGNAL LINE) THE CIRCUIT (WITH SIN
	PROTECTIVE FILM)
14	UPPER SUBSTRATE
15	LOWER SUBSTRATE (WITH TFT CIRCUIT FORMED THEREON)
16	SPACER (ENCAPSULATING LIQUID CRYSTAL LAYER)
	WITHOUT SIN PROTECTIVE FILM
	LIQUID CRYSTAL CELL PORTION